Главная страница

1- 0_Лабораторная_Микроэлектроника (Лабораторная работа 1. Учебное пособие «Микроэлектроника цифровая схемотехника» автор А.В. 1- 0_Лабораторная_Микроэлектроника (Лабораторная работа 1. Учебн. Лабораторная работа 1 Учебное пособие Микроэлектроника цифровая схемотехника авторы А. В. Шарапов. 2007 г


Скачать 496 Kb.
НазваниеЛабораторная работа 1 Учебное пособие Микроэлектроника цифровая схемотехника авторы А. В. Шарапов. 2007 г
Анкор1- 0_Лабораторная_Микроэлектроника (Лабораторная работа 1. Учебное пособие «Микроэлектроника цифровая схемотехника» автор А.В.
Дата02.05.2017
Размер496 Kb.
Формат файлаdoc
Имя файла1- 0_Лабораторная_Микроэлектроника (Лабораторная работа 1. Учебн.doc
ТипЛабораторная работа
#4350
КатегорияЭлектротехника. Связь. Автоматика

Подборка по базе: Контрольная работа .doc, курсовая работа.docx, 7 Мет инд работа.doc, Контрольная работа философия.docx, Лабораторная работа_3.pdf, контрольная работа №8.docx, Контрольная работа.docx, Контрольная работа (Ирина).docx, соц работа.docx, РРиАФУ лабораторная работа №106.docx

Томский межвузовский центр дистанционного образования

Томский государственный университет

систем управления и радиоэлектроники (ТУСУР)

Кафедра промышленной электроники (ПрЭ)


«Микроэлектроника»

Исследование цифровых устройств комбинационного типа
Лабораторная работа № 1
Учебное пособие «Микроэлектроника цифровая схемотехника»

авторы А.В. Шарапов. 2007 г.

Выполнил:

студент ТМЦДО

специальности 210106
???

группа – ???

???


г. ???

2009 г

Исследование цифровых устройств комбинационного типа.

Цель работы: Цель лабораторной работы – приобретение навыков построения и испытания цифровых устройств комбинационного типа с использованием пакета ASIMEC. Программа моделирует лабораторный стол с наборным полем для макетирования цифровых схем и необходимым комплектом контрольно-испытательной аппаратуры.

1) Исследовать работу цифрового индикатора, подавая различные сочетания уровней цифровых сигналов на его входы. рис. 1.


Рис. 1.
При подаче на вход «Е», логического «0», цифровой индикатор отображает 0 при любых уровнях сигнала на остальных входах. Если хотя бы один выход оставить не подключенным, будет отображается «8». Диапазон отображения значений на индикаторе 0…F.

2) Экспериментально снимем таблицу истинности (таблица 1) для устройства, выполненного по схеме рис. 2, изменяя уровни сигналов на входах А и В. Запишем логическую функцию F и покажем возможность упрощения устройства.


Рис. 2.
Запишем логическую функцию: . Как мы видим, устройство можно упростить, используя только элемент «ИЛИ» (DD3).


3) Реализуем на логических элементах полный одноразрядный сумматор (рис. 3.) и убедимся в правильности его функционирования. Составим таблицу истинности (таблица 2).


Рис. 3.

Таблица 2

N

Pk-1

A

B

S

Pk

0

0

0

0

0

0

1

0

0

1

1

0

2

0

1

0

1

0

3

0

1

1

0

1

4

1

0

0

1

0

5

1

0

1

0

1

6

1

1

0

0

1

7

1

1

1

1

1


Как видно из таблицы истинности, сумматор функционирует правильно.

С использованием полных одноразрядных сумматоров построим сигнальное устройство (рис. 4.), формирующее на выходе логическую 1, если на любые N входов из 7 поданы логические 1.


Рис. 4.
Экспериментально убедились – пробник горит только в случае, когда на любой из входов подана логическая единица.

4) Спроектируем устройство на логических элементах (рис. 5.) по заданной таблице истинности (таблица 3) и проверим его работу экспериментально. (Вариант F5).
Таблица 3

N

A

B

C

F5

0

0

0

0

1

1

0

0

1

1

2

0

1

0

1

3

0

1

1

0

4

1

0

0

0

5

1

0

1

1

6

1

1

0

0

7

1

1

1

1





Рис. 5.
Экспериментально доказано для устройства, приведённого на рис. 5, выполняется функция F5 таблицы истинности 3.

5) На рисунке 5 вариант 5 (учебное пособие «Цифровая схемотехника» А.В. Шарапов Томск – 2007), показан дешифратор из 3 в 8 (рис. 6.). Каждой кодовой комбинации на входах дешифратора соответствует активный уровень только на одном из выходов. В ASIMEC мне не удалось нарисовать дешифратор в развернутом виде. Т.к. там нет логических элементов с 3-мя входами, если делать составные (рис. 7.) то не влезает на лист. Я нарисовал его в Electronics Workbench (рис. 8 - 15.).


Рис. 6. Рис. 7.
Для этого дешифратора составим таблицу истинности (таблица 4).
Таблица 4

N

4

2

1

Q7

Q6

Q5

Q4

Q3

Q2

Q1

Q0

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

1

0

0

0

0

0

0

1

0

2

0

1

0

0

0

0

0

0

1

0

0

3

0

1

1

0

0

0

0

1

0

0

0

4

1

0

0

0

0

0

1

0

0

0

0

5

1

0

1

0

0

1

0

0

0

0

0

6

1

1

0

0

1

0

0

0

0

0

0

7

1

1

1

1

0

0

0

0

0

0

0





Рис. 8.


Рис. 9.



Рис. 10.



Рис. 11.



Рис. 12.


Рис. 13.



Рис. 14.




Рис. 15.
Экспериментально установили, что дешифратор (рис. 8 – 15.) работает правильно в соответствии с таблицей истинности (таблица 4).

6) Испытаем счетный триггер, реализовав его на D-триггере с динамическим тактовым входом (рис. 16.) Масштаб времени при моделировании в реальном времени принимается равным 1.


Рис. 16. Схема.


Рис. 17. Канал А – красная, В – синея диаграмма (2В/дел.) (2 мкс/дел.).
Результаты моделирования представлены на рис. 17. Как видно по осциллограмме, состояние на выходе счётного триггера меняется по положительному фронту импульса на входе. Таким образом, количество импульсов на выходе за единицу времени в два раза меньше чем на входе. Это свойство Т- триггера используется при построении двоичных счётчиков, а Т-триггер ещё называют счётным триггером.

7) На четырёх Т-триггерах построим четырёхразрядный асинхронный двоичный счётчик, формирующий сигналы A, B, C, D при счёте импульсов задающего генератора G(рис.18), проверим его работу с помощью осциллографа. Оценим частоту импульсов на выходах G, A, B, C, D.


Рис. 18.


Рис. 19. Для D fG = 500кГц, fD = 250кГц:



Рис. 20. Для С fG = 500кГц, fС = 125кГц:


Рис. 21. Для В fG = 500кГц, fВ = 62,5кГц:


Рис. 22. Для А fG = 500кГц, fА = 31,25кГц:
Как видно на приведённых осциллограммах, частота импульсов на выходе по отношению к входным импульсам G, кратна 2, 4, 8, 16 для D, C, B, A соответственно.
8) Спроектируем генератор импульсов по заданной временной диаграмме его сигнала в течение периода на 16 тактах. Время одного такта – 1мс. Составим таблицу истинности (таблица 5).
Таблица 5

Ti

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

D

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

C

2

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

0

B

4

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

A

8

1

1

1

1

1

1

1

1

0

0

0

0

0

0

0

0

F=N6

0

1

0

1

1

0

1

0

0

1

0

1

0

0

0

0


Составим карту Карно для таблице истинности.



Запишем выражения по карте Карно.


По полученной минимизированной логической функции – соберём комбинационное устройство и подключив к его входам четырехразрядный двоичный счётчик, а к выходу – осциллограф (рис. 23.):

Снимем временную диаграмму выходного сигнала (рис. 24.):


Рис. 24.
Как видно на рисунке 24, полученная временная диаграмма выходного сигнала соответствует заданной. Мы можем сделать вывод, что комбинационное устройство собранно правильно.

Ответы на контрольные вопросы
1). Перечислить основные законы булевой алгебры. Какой закон описывает формула де Моргана?

- переместительный, или закон коммутативности для операций сложения и умножения соответственно:



- сочетательный, или закон ассоциативности для сложения и умножения соответственно:



- распределительный, или закон дистрибутивности для сложения и умножения соответственно:



- двойственности или инверсии (правило де Моргана) для сложения и умножения соответственно:


2). С помощью диаграмм Венна докажем логическое тождество:




По приведенной диаграмме, можем сделать вывод о справедливости тождества.
3). Дайте определение дешифратору, мультиплексору, сумматору, демультиплексору, цифровому компаратору.

Дешифратор – преобразователь n-разрядного двоичного кода в унитарный код «1 из m».

Мультиплексор – коммутатор сигналов с нескольких входов на один выход.

Сумматор – служит для формирования арифметической суммы n-разрядных двоичных чисел А и В.

Демультиплексордешифратор с разрешающим входом «Е» – коммутатор сигнала с одного входа на несколько выходов.

Цифровой компаратор – устройство фиксирующее результат сравнения n-разрядных двоичных или двоично-десятичных кодов чисел.
4). С какой целью проводится минимизация логических функций.

Минимизация логической функции, необходима для физической реализации функции, наиболее простым способом с наименьшим количеством элементов.
5). В чем вы видите достоинства представления чисел со знаком в дополнительном коде? Запишите результат сложения дополнительных кодов чисел плюс 80 и минус 33. Каждое число отображается байтом.

Достоинством представления чисел со знаком в дополнительном коде является простота операции вычитания, которая сводится к сложению. Например, сложим плюс 80 и минус 33:

Запишем прямой код числа плюс 33: 00100001

Проинвертируем его: 11011110

Прибавим единицу в младший разряд: 11011111

Получили код числа 223, дополнения числа 33 до 256.

Произведём операцию сложения кода числа плюс 80 и дополнительного кода числа минус 33:



Девятый разряд игнорируем, а ноль в восьмом разряде свидетельствует о том, что полученное число положительное.
6). Какие коды может сравнивать цифровой компаратор? Запишите возможные варианты функций сравнения.

Цифровой компаратор может сравнивать двоичные и двоично-десятичные числа. Результатом сравнения может быть выражение А > В, А < В или А = В.
7). Как построить восьмиразрядный цифровой компаратор из двух микросхем К555СП1?

Для того чтобы построить восьмиразрядный цифровой компаратор на базе двух микросхем К555СП1, необходимо микросхемы подключить параллельно, подав на вход одной из микросхем четыре старших разряда, а на вход другой – четыре младших разряда. Выходы сравнения компаратора старших разрядов необходимо подключить на входы сравнения компаратора младших разрядов. Если на выходе компаратора старших разрядов А = В, то результат сравнения будет определятся сравнением младших разрядов. В случае А < > В на выходе компаратора старших разрядов, сравнение младших разрядов не имеет смысла, так как сумма единиц младших четырёх разрядов, не может быть больше единицы в пятом разряде и результатом сравнения будет результат на выходе компаратора старших разрядов.


написать администратору сайта