Главная страница
Навигация по странице:

  • Разработка структурной схемы

  • РГР ДЕДОВ. Исходные данные Анализ технического задания


    Скачать 269.6 Kb.
    НазваниеИсходные данные Анализ технического задания
    АнкорРГР ДЕДОВ.docx
    Дата23.08.2017
    Размер269.6 Kb.
    Формат файлаdocx
    Имя файлаРГР ДЕДОВ.docx
    ТипАнализ
    #19118

    Подборка по базе: Английский язык учебное пособие и задания для студентов зо нов.d, Системный анализ МИР.docx, фитохимичекий анализ.docx, 3. Обязательные задания для выполнения обучающимися.docx, Материалы для домашнего задания СПУ-2018+.doc, Контрольные задания к Модулю 2.docx, Сравнительный анализ состава и содержания мер Приказов ФСТЭК.ppt, swot анализ.docx, мир системный анализ.docx, ЗИМНИЕ ЗАДАНИЯ.doc.

    ОГЛАВЛЕНИЕ

    ВВЕДЕНИЕ

    Исходные данные

    1. Анализ технического задания

    2. Разработка структурной схемы

    3. Выбор основных компонентов

      1. Выбор микроконтроллера

      2. Сопряжение ВМ85А с шинами МП системы

      3. Микросхемы памяти

      4. Подсистема ввода-вывода

      5. SV и WD

    4. Разработка функциональной схемы и алгоритма функционирования устройства

    5. Разработка программного обеспечения

    Заключение

    Список литературы

    Приложения

    Приложение 1 Справочные данные микросхем

    Приложение 2 Программное обеспечение


    Введение

    ЭВМ получили широкое распространение, начиная с 50-х годов. Прежде это были очень большие и дорогие устройства, используемые лишь в государственных учреждениях и крупных фирмах. Размеры и форма цифровых ЭВМ неузнаваемо изменились в результате разработки новых устройств, называемых микропроцессорами.

    Микропроцессор (МП) - это программно-управляемое электронное цифровое устройство, предназначенное для обработки цифровой информации и управления процессом этой обработки, выполненное на одной или нескольких интегральных схемах с высокой степенью интеграции электронных элементов.

    15 ноября 1971 г. можно считать началом новой эры в электронике. В этот день компания приступила к поставкам первого в мире микропроцессора Intel 4004. Это был настоящий прорыв, ибо МП Intel-4004 размером менее 3 см был производительнее гигантской машины ENIAC. Правда работал он гораздо медленнее и мог обрабатывать одновременно только 4 бита информации (процессоры больших ЭВМ обрабатывали 16 или 32 бита одновременно), но и стоил первый МП в десятки тысяч раз дешевле. Кристалл представлял собой 4-разрядный процессор с классической архитектурой ЭВМ гарвардского типа и изготавливался по передовой p-канальной МОП технологии с проектными нормами 10 мкм. Электрическая схема прибора насчитывала 2300 транзисторов. МП работал на тактовой частоте 750 кГц при длительности цикла команд 10,8 мкс. Чип i4004 имел адресный стек (счетчик команд и три регистра стека типа LIFO), блок РОНов, 4-разрядное параллельное АЛУ, аккумулятор, регистр команд с дешифратором команд и схемой управления, а также схему связи с внешними устройствами. Все эти функциональные узлы объединялись между собой 4-разрядной ШД.

    Память команд достигала 4 Кбайт (для сравнения: объем ЗУ миниЭВМ в начале 70-х годов редко превышал 16 Кбайт), а РФ ЦП насчитывал 16 4-разрядных регистров, которые можно было использовать и как 8 8-разрядных. Такая организация РОНов сохранена и в последующих МП фирмы Intel. Три регистра стека обеспечивали три уровня вложения подпрограмм. МП i4004 монтировался в пластмассовый или металлокерамический корпус типа DIP (Dual In-line Package) всего с 16 выводами. Новое в архитектуре МП - использование многоуровневой системы прерываний по вектору. Такое техническое решение позволило довести общее число источников прерываний до 256 (до появления БИС контроллеров прерываний схема формирования векторов прерываний требовала применения до 10 дополнительных чипов средней интеграции). В i8080 появился механизм прямого доступа в память (ПДП).

    ПДП открыл зеленую улицу для применения в микроЭВМ таких сложных устройств, как накопители на магнитных дисках и лентах дисплеи на ЭЛТ, которые и превратили микроЭВМ в полноценную вычислительную систему. Традицией компании, начиная с первого кристалла, стал выпуск не отдельного чипа ЦП, а семейства БИС, рассчитанных на совместное использование. Долгое время центральные процессоры создавались из отдельных микросхем малой и средней интеграции, содержащих от нескольких единиц до нескольких сотен транзисторов. Разместив целый процессор на одном чипе сверxбольшой интеграции, удалось значительно снизить его стоимость. Несмотря на скромное начало, непрерывное увеличение сложности микропроцессоров привело к почти полному устареванию других форм компьютеров. В настоящее время один или несколько микропроцессоров используются в качестве вычислительного элемента во всём, от мельчайших встраиваемых систем и мобильных устройств до огромных мейнфреймов и суперкомпьютеров.

    МП придал свойство универсальности всей совокупности современного поколения изделий электронной техники сверхбольшой степени интеграции, что обеспечивает низкую стоимость систем управления. МП позволяют легко реализовать принципы открытых систем, функциональные возможности которых могут наращиваться по мере необходимости или при появлении новых технических средств. Автоматизация процессов различного рода сопряжены с проблемой автоматического ввода информации в ЭВМ, для решения которой разработана аналоговая база. Так же существуют АЦП, которые предназначены для измерения и обработки аналоговых сигналов.


    1. Анализ технического задания


    Проанализируем каждый пункт по техническому заданию.

    1. Intel8085 в DIP-корпусе с 40 выводами не требует дополнительных выводов для обеспечения всех входов и выходов; по этой причине выводы с 12 по 19 использованы как равноценные линии шины адреса/данных (AD0 – AD7). Поэтому этот микропроцессор называется устройством с мультиплексированной шиной данных/адреса. Адресные шины восьми младших разрядов разделяют выводы с линиями шины данных.

    Необходимо отметить, что выводы мультиплексированной шины двунаправлены или могут быть в положении трёх состояний. Вывод управления ALE является выходным. МП Intel 8085 (как и типовой процессор) имеет 16 адресных линий. Восемь старших разрядов выведены на выводы А8–А15.. Как и в случае типового МП, подсоединение к шинам прямое. Эти выводы являются выходами или могут быть в состоянии высокого сопротивления (в третьем состоянии). Другие выводы, идентичные выводам типового МП, являются выводами питания VCC и VSS , подсоединёнными к источнику + 5 В.

    1. Выберем АЦП по следующим требованиям:

    - диапазон входного напряжения 0 В до +10 В;

    - частотный спектр – 100 до 10000 Гц;

    - соотношение сигнал/шум – 70 дБ.

    Рассчитаем разрядность АЦП исходя из соотношения сигнал/шум по формуле:

    с/ш=6,02n+1,76, следовательно n=11.336≈12 разрядов.

    Найдем частоту дискретизации по теореме Котельникова.

    Согласно теореме Котельникова частота дискретизации аналогового сигнала должна быть в два раза больше верхней граничной частоты данного сигнала. f≥2fc.

    f=2fc=20000 Гц – частота дискретизации.

    Для данной частоты дискретизации, допустимое время преобразования будет равно:

    .

    3) Число разрядов АЦП-12

    4) С помощью АЦП можно преобразовывать аналоговый сигнал в цифровой и записывать данные об этом сигнале в ОЗУ. В моем варианте объем ОЗУ равно 2К. Блок ОЗУ предназначен для кратковременного или длительного хранения информации, которая в ходе работы устройства отображается на индикаторе.

    5) Для контролирования микропроцессорной системы используются 4 кнопки управления.

    6) ССИ. Алфавитно-цифровые ССИ-модули представляют собой недорогое и удобное решение, позволяющее сэкономить время и ресурсы при разработке новых изделий, при этом обеспечивают отображение информации при хорошей различимости и низком энергопотреблении.

    7) Количество индикаторов - 4.

    8) Тип последовательного канала – USB.



    1. Разработка структурной схемы


    Структурная схема представляет собой соединение и модификация типовой микропроцессорной системы с учетом особенностей конкретных элементов этой структуры.



    Рис. 1 – Структурная схема микропроцессорной системы
    По техническому заданию необходимо использовать К 1821ВМ85, схема которого показана на рисунке 1. Она состоит из следующих основных блоков: центрального микропроцессора, ПЗУ, ОЗУ, последовательный порт, контроллер клавиатуры и дисплея, предназначенный для ввода данных с клавиатуры и вывода информации на дисплей, коммутатор, согласующее устройство, АЦП, программируемый параллельный адаптер, сторожевой таймер, кварцевый резонатор.

    Возможно подключение рассмотренных устройств к системной шине МК или к свободным портам ввода/вывода. Подключение к портам ввода/вывода обеспечивает гибкость в управлении устройством, но усложняет программное обеспечение.

    Подключение к системной шине требует согласования временных характеристик подключаемых устройств и системной шины.

    При таком подключении упрощается программирование МК при работе с данными устройствами. Для проведения арбитража на системной шине необходимо введение дешифраторов. При магистральном подключении возможно расширение микропроцессорной системы, подключая дополнительные компоненты.


    1. Выбор основных компонентов




      1. Выбор микроконтроллера


    Контроллер I8085a, выполненный по К-МОП технологии. Существует, советский аналог К1821ВМ85А который представляет тот же контроллер.


    Рис. 2 Функциональная схема МП I8085A

    МП имеет 16-разрядный счётчик команд и защёлку адреса, которая загружает специализированную адресную (А15–А18) и мультиплексированную (AD7 – AD0) шины. Параллельные данные входят в МП и покидают его через (AD7 – AD0). Эта шина передаёт адрес, когда линия управления ALE получает Н-сигнал, и данные – когда L-сигнал.

    По 8-разрядной внутренней шине входящие и выходящие данные вводятся внутрь устройства. Они могут поступать с внутренней шины данных в следующие части МП :
    – 8-разрядный аккумулятор;

    – регистр временного хранения;

    – индикаторы;

    – регистр команд;

    – устройство управления;

    – какой-либо из регистров общего назначения (B, C, D, E, H, L);

    – 16-разрядный указатель стека;

    – 16-разрядный счётчик команд;

    – 8-разрядный буфер адреса/данных.

    Арифметико-логическое устройство загружается двумя 8-разрядными регистрами (аккумулятором и регистром временного хранения), как в типовом МП. Регистр состояний содержит пять индикаторов состояния вместо двух, как это было в типовом МП. Регистр команд связан с дешифратором, который

    определяет текущую команду, требуемую микропрограмму или следующий машинный цикл, а затем информирует схему управления и синхронизации о последовательности действий.

    Счетчик команд PC используется для указания на адрес следующей выполняемой команды. Содержимое PC может быть изменено командами переходов, вызова подпрограмм и возврата из них.

    Указатель стека SP предназначен для адресации особым образом организованной области памяти, называемой стеком. Он всегда указывает на вершину стека, содержащую последний введенный в него элемент. Стек заполняется в сторону младших адресов, что считается стандартным для МС.

    Регистр состояния (флагов или индикаторов) RF использует 5 битов (флажков) хранения информации о состоянии МП. Флажки имеют следующее назначение:

    CY - признак переноса из старшего разряда АЛУ;

    Р - признак четного числа единиц в результате операции;

    АС - признак дополнительного переноса из младших четырех разрядов АЛУ;

    Z - признак нулевого результата;

    М - знак результата.

    Автоматическая установка битов в единицу происходит в результате выполнения арифметических и логических операций при условии наступления соответствующего назначению бита события, в противном случае содержимое битов сбрасывается в нуль. Эти биты используются командами условных переходов, вызова подпрограмм и возврата из них.

    Кодирование команд и адресация данных

    Команды ВМ85А требуют для кодирования от 1 до 3 байт. Первый байт всегда содержит код операции. Второй и при необходимости третий байты отводятся под непосредственные данные, адрес порта или ячейки памяти (рис. 3).



    Рис. 3. Формат команд МП ВМ85А: а- однобайтовый, б- двухбайтовый, в- трехбайтовый

    Поля dst и src предназначены для кодирования операндов в одно- и двухбайтовых командах МП согласно правилу



    где фиктивный регистр М задает в качестве операнда ячейку памяти, косвенно адресуемую через регистровую пару HL.

    Команды МП содержат именную часть команды или код операции, а также адресную часть, содержащую сведения об адресах операндов. Источниками и приемниками операндов могут служить: регистры МП, ячейки памяти, а также порты ВВ. Сведения о месторасположении операндов могут задаваться в двух формах: явной и неявной. Неявная форма обеспечивает передачу адресной информации через код операции, для чего используются поля dst и src на (рис. 3). Достоинства такого подхода - в малой длине машинных команд, требующих меньшего времени для своего выполнения.

    Большей гибкостью обладают команды, использующие явную форму задания адресной информации, что позволяет связывать с одной командой множество адресов, повышая ее эффективность. Однако при этом возрастает длина машинной команды и соответственно снижается эффективность объектного кода. На практике часто встречаются и комбинированные формы адресации, содержащие явную и неявную части.

    Примеры команд, использующих явную адресацию: LXIrp,datal6 ; LHLD addr ADI data8

    Примеры команд с неявной адресацией: MOV R1,R2 ; LDAX D ADDR
    Метод задания адресов операндов в памяти называется способом адресации. Для повышения эффективности программного кода (т. е. минимизации длины программы или времени ее выполнения) разработан ряд способов адресации, каждый из которых наиболее эффективен для своей конкретной ситуации. Правильное использование всего набора позволяет обеспечить эффективный доступ к структурированным данным (массивы, стеки), сократить длину программного кода и число обращений к магистрали.

    МП ВМ85А имеет следующие способы адресации: прямую, регистровую, непосредственную, косвенную регистровую. В случае регистровой адресации операнд находится в одном из внутренних регистров МП. Примеры команд с регистровой адресацией: MOV R1,R2. ADDR.

    Поскольку для ссылки на регистр требуется всего лишь несколько бит, включаемых в код операции, команды данного типа имеют наименьшую длину и не требуют циклов обращения к магистрали. Все это обеспечивает командам регистровой адресации наибольшую эффективность.

    Команды с прямым способом адресации используют для задания места расположения данных в памяти второй и третий байты команды. Прямая адресация позволяет явно выбрать любую ячейку памяти или порт ВВ во всем адресном пространстве МП. Примеры команд данного типа: IN, port ; LHLD addr

    В случае непосредственной адресации источником данных служит сама команда, второй и, если необходимо, третий байт которой служат для задания констант. Например: LXI В,1234 ; MVI D, 5.

    Основной недостаток непосредственной адресации заключается в невозможности манипуляции данными без изменения программного кода, что привело к созданию способов с вычисляемым адресом, к простейшим из которых относится косвенная регистровая адресация. В командах с косвенной адресацией указывается не прямой адрес ячейки памяти, а регистровая пара МП, содержащая адрес операнда. К командам, использующим косвенный способ адресации, в частности, относятся: MOV A, M;LDAX B.

      1. Сопряжение ВМ85А с шинами микропроцессорной системы


    В ряде применений однокристальные МП не могут быть непосредственно соединены с шинами МС по причине недостаточной нагрузочной способности их выходов. Для организации сопряжения МП с системными шинами в этом случае находят применение буферные регистры и шинные формирователи. Ниже рассмотрены некоторые типичные представители данных классов микросхем.

    Буферный регистр КР580ИР82/ИР83 представляет собой 8-разрядный регистр-защелку, обеспечивающий выходной ток до 32 мА ,и емкость нагрузки до 300 пФ и используемый в качестве фиксатора или буфера. На (рис. 4) приведены схема и условное графическое обозначение регистра КР580ИР82, в отличие от которого КР580ИР83 имеет инверсные выходные сигналы.



    Рис. 4. Буферный регистр КР580ИР82: а- структурная схема; б- условное графическое обозначение
    Основой схемы является 8-разрядный регистр со статическим управляющим входом STB, разрешающим запись при высоком уровне сигнала и хранение при низком уровне. Регистр содержит трехстабильный выходной буфер, управляемый сигналом ОЕ. При активном уровне этого сигнала (ОЕ=0) данные передаются на выход микросхемы, в ином случае буфер закрыт и находится в высокоомном состоянии. Временные диаграммы работы регистра представлены на (рис. 5).



    Рис. 5. Временные диаграммы работы регистров КР580ИР82/ИР83
    Шинный формирователь КР580ВА86/ВА87 предназначен для реализации 8-разрядных одно- и двунаправленных буферных схем с тремя состояниями на выходе. На рис. 6 приведены схема и условное графическое обозначение БИС КР580ВА86, в отличие от которого КР580ИР83 имеет инверсные выходные сигналы.


    Рис. 6. Шинный формирователь КР580ВА86: а- структурная схема; б- условное графическое обозначение



      1. Микросхемы памяти


    Микросхемы ОЗУ и ПЗУ выбираем исходя из условий: напряжение питания +5В и емкость ПЗУ 2Кбайт, ОЗУ 16Кбайт (в связи с трудностью поиска 16 Кбайтного ОЗУ выбираем две микросхемы ёмкостью по 8 Кбайт и соединяем их каскадно). Наиболее подходящими являются К573РР2 и КР537РУ17. Описание данных микросхем приводится ниже (рис.7).



    Рис. 7. УГО микросхемы КР537РУ17

    Микросхема КР537РУ17 имеет два равнозначных сигнала выбора. Условие разрешения доступа к микросхеме =0, CS2=1 . Таблица истинности приведена ниже (Таблица 1).

    Таблица 1



    CS2





    A0…A12

    DIO0…DIO7

    Режим работы

    М

    0

    0

    0

    М

    1

    1

    1

    Х

    Х

    1

    0

    Х

    0

    1

    1

    Х

    А

    А

    А

    Z

    D0…D7

    z

    D0…D7

    Хранение

    Запись

    Запрет выхода

    Считывание


    Микросхема ПЗУ приведена на рис. 8.



    Рис. 8. УГО микросхемы К573РР2

    Режимы работы микросхемы К573РР2 приведено в Таблице 2.

    Таблица 2

    Сигнал

    Стирание

    Запись

    Считывание

    Хранение

    Общее

    По адресу

    Общая

    По адресу

    CS

    OE

    UPR, B

    DIO

    tw, мс

    0

    12 В

    22

    1

    50

    0

    1

    22

    1

    50

    12 В

    1

    22

    Х

    50

    0

    1

    22

    DI

    50

    0

    0

    5

    DO

    0,35 мкс

    1

    Х

    5

    Z




    Карта распределения адресного пространства памяти (рис.9)



    Рис. 9. Карта распределения адресного пространства

    Согласно приведенной карте адресного пространства 16 Кб ОЗУ расположено c адреса А000h, а 2 Кб ПЗУ с адреса 0000h. Выбор местоположения ОЗУ произведен в соответствии с техническим заданием, а местоположение ПЗУ обусловлено тем, что в МП ВМ85А после сброса управление передается по адресу 0000, находящемся в области ПЗУ. Резервная область памяти может быть использована либо для изменения местоположения ОЗУ в адресном пространстве с помощью перемычки, либо для увеличения объема Селектор ОЗУ

    Первая микросхема ОЗУ, объёмом 8Кбайт, будет занимать ячейки памяти с А000 до BFFF, что соответствует адресу 101х хххх хххх хххх. А вторая микросхема с аналогичным объёмом начиная с ячейки С000 и заканчивая ячейкой DFFF, что соответствует адресу 110х хххх хххх хххх (Таблица 3).

    Таблица 3

    Микросхема



    A15

    A14

    A13

    А12

    А11

    А10

    А9

    А8

    А7

    А6

    А5

    А4

    А3

    А2

    А1

    А0



    1-ая

    0

    1

    0

    1

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0




    0

    1

    0

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    0

    2-ая

    0

    1

    1

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0




    0

    1

    1

    0

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    0




    0

    1

    1

    1

    Х

    Х

    Х

    Х

    Х

    Х

    Х

    Х

    Х

    Х

    Х

    Х

    Х

    0




    1

    в остальных случаях

    1


    Селектор ПЗУ

    ПЗУ объёмом 2Кбайт занимает ячейки памяти с 0000 до 7FF, что соответствует адресу 0000 0ххх хххх хххх (Таблица 4).

    Таблица 4



    A15

    A14

    A13

    А12

    А11

    А10

    А9

    А8

    А7

    А6

    А5

    А4

    А3

    А2

    А1

    А0



    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    0

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    1

    0

    1

    в остальных случаях

    1


    Адресное пространство ОЗУ и ПЗУ удобно сделать на дешифраторе (рис.10) К555ИД7.



    Рис. 10. Адресный селектор памяти

    Где на входы подаются сигналы А15, А14, А13. Так как по ним можно точно определить какая именно микросхема будет задействована: вывод 9 – микросхема ОЗУ 2; вывод 10 – микросхема ОЗУ 1; вывод 15 – микросхема


      1. Подсистема ввода-вывода


    Порты ввода-вывода

    Один восьмиразрядный порт ввода реализуем на буферной микросхеме КР1533АП14 (Рис. 11):



    Рис. 11 УГО микросхемы КР1533АП14
    Микросхема КР1533АП14 (рис. 11) содержит восемь однонаправленных буферных элементов с возможностью перевода их выходов в высокоимпедансное состояние. При подаче на оба входа разрешения Е лог. 0 выходы микросхемы переходят в активное состояние и на них появляются без инверсии сигналы с соответствующих входов D1 - D8. При поступлении на любой из входов Е лог. 1 выходы переходят в высокоимпедансное состояние.

    Два четырехразрядных порта вывода реализуем на буферных микросхемах КР1533ИП7 (Рис. 12):



    Рис. 12. УГО микросхемы К555ИП7
    Микросхема ИП7 (рис. 12) - четыре двунаправленных буферных элемента. Логика работы входов управления Е1 и Е2 следующая: при лог. 0 на обоих входах передача сигналов происходит от выводов А1 - А4 к выводам В1 - В4, при лог. 1 на обоих входах - от выводов В1 - В4 к А1 - А4. При лог. 1 на входе Е1 и лог. 0 на входе Е2 все информационные выводы микросхемы переходят в Z-состояние, подача лог. 0 на вход Е1 и лог. 1 на вход Е2 одновременно недопустима. Треугольники на графическом обозначении микросхемы и входов Е1 и Е2 символизируют усиление и направление распространения информации при подаче активных сигналов на эти входы.

    Клавиши управления

    Для упрощения задачи выбираем ещё один восьмиразрядный буфер, ранее предназначенный для системы ввода, и реализуем на нём 8 клавиш управления.



    Рис. 13 Реализация клавиш управления

    Индикация

    Светодиодные индикаторы серий АЛС321, АЛС324, АЛС333 и многие другие имеют хорошие светотехнические характеристики, но в номинальном режиме потребляют довольно большой ток - для каждого элемента около 20 мА. При динамической индикации амплитудное значение тока в несколько раз больше.

    В качестве преобразователей двоично-десятичного кода в семиэлементный промышленность выпускает дешифраторы К514ИД1, К514ИД2, КР514ИД1, КР514ИД2. Для совместной работы с указанными индикаторами с общим катодом они непригодны, так как максимально допустимый ток выходных ключевых транзисторов дешифраторов К514ИД1 и КР514ИД1 не превышает 4...7 мА, а К514ИД2 и КР514ИД2 предназначены только для работы с индикаторами, имеющими общий анод.

    На рис. 14 показан вариант согласования дешифратора К514ИД1 и мощного индикатора АЛС321 А с общим катодом. Для примера на схеме показано включение элемента "а". Остальные элементы включают через аналогичные транзисторно-резисторные цели. Выходной ток дешифратора не превышает 1 мА при токе питания элемента индикатора около 20 мА.


    Рис. 14. Реализация индикации

    Для повышения яркости свечения элементов индикатора в динамическом режиме можно несколько увеличить напряжение питания индикаторов или уменьшить сопротивление резисторов в эмиттерной цепи транзисторов. Амплитудное значение тока через элементы индикаторов увеличится, но среднее значение останется в допустимых пределах.


    написать администратору сайта